PA-RISC: differenze tra le versioni

Contenuto cancellato Contenuto aggiunto
Abbot (discussione | contributi)
m robot Aggiungo: cs:PA-RISC
Wisbot (discussione | contributi)
m Bot: É -> È
Riga 18:
Il PA-8800 (nome in codice Mako) conteneva due processori indipendenti in un singolo chip. Ogni integrato formava un sistema SMP a due vie. Ogni processore aveva una cache di primo livello di 1.5 MB e supportava una cache di secondo livello opzionale da 32 MB su chip separati. Il bus di sistema fu rimpiazzato dal bus ZX1 da 6.4 GB/s un bus ad alte prestazioni che permetteva di sviluppare server con architetture per PA-RISC o [[Itanium]] con modifiche marginali.
 
Il PA-8900 era simile al PA-8800 ma era dotato di una veloce cache L2 da 64 MB condivisa. Il core aveva subito miglioramenti marginali come una migliore gestione dei conflitti della cache e del rilevamento degli errori. Comunque non era un core 8800 rimpicciolito come inizialmente si era pensato. ÉÈ l'ultimo processore della famiglia PA-RISC.
 
Il progetto della serie 8000 non ha subito modifiche radicali dall'PA 8000 in poi. Ogni generazione si è concentrata sull'innalzamento della frequenza operativa e sull'integrazione di una cache di dimensioni maggiori. La modifica più significativa è stata l'introduzione di due core in un chip. Come per l'[[architettura MIPS]] anche l'architettura PA-RISC per le macchine server sta raggiungendo la fine della sua vita commerciale.