Logica NMOS: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Sistemazione automatica della disambigua: Resistenza |
m Sistemazione automatica della disambigua: Tensione |
||
Riga 1:
La '''Logica NMOS''' utilizza i [[MOSFET|transistori a effetto di campo metallo-ossido-semiconduttore (MOSFET)]] per implementare circuiti logici e altri [[circuito digitale|circuiti digitali]]. I [[transistor]]i NMOS hanno tre modi di operare: in zona di interdizione, in zona di [[triodo]] e in zona di saturazione.
Gli n[[MOS]] sono disposti nella codissetta "rete di pull-down" (PDN) tra l'uscita del circuito logico e la [[tensione elettrica|tensione]] di ingresso negativa, mentre un [[resistore]] è posizionato tra l'uscita e l'ingresso. Il circuito è disegnato in modo che l'uscita desiderata sia bassa, e quindi la rete PDN sia attiva, creando in tal modo una [[corrente]] tra l'ingresso e l'uscita.
Consideriamo come esempio una [[NOR logico|porta logica NOR]]. Se l'ingresso A è alto ''oppure'' l'ingresso B è alto (livello logico 1), il rispettivo transistore MOS agisce come resistore avente [[resistenza elettrica|resistenza]] bassa tra ingresso e uscita, spingendo l'uscita ad essere bassa (livello logico 0). Quando sia A che B sono alti, entrambi i transistori conducono e creano un percorso a resistenza ancora minore. L'unico caso in cui l'uscita è alta è quando entrambi i transistori sono interdetti, in che accade quando sia A che B sono bassi.
| |||