PA-RISC: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m Ortografia |
|||
Riga 2:
'''PA-RISC''' è un'architettura di [[microprocessore|microprocessori]] sviluppata dalla [[Hewlett-Packard]] ''Systems & VLSI Technology Operation''. Come indicato dal nome il processore implementa un'architettura [[Reduced instruction set computer|RISC]] ('''''R'''educed '''I'''nstruction '''S'''et '''C'''omputing''), le lettere PA indicano invece '''Precision Architecture'''. Spesso l'architettura viene indicata semplicemente come '''HP/PA''' for '''''H'''ewlett '''P'''ackard '''P'''recision '''A'''rchitecture''. PA viene considerato da alcuni l'acronimo di [[Palo Alto]], città dove si trova la sede principale dell'HP.
Verso la fine degli anni 80 l'HP produceva quattro famiglie di computer basate su processori [[Complex instruction set computer|CISC]]. La prima linea era chiamata Vectra Series ed era basata su processori [[Intel 80286]]. La seconda linea chiamata HP Series 300 utilizzava il processore [[Motorola 68000]] (nel 1990 si
I primo chip PA-RISC furono caratterizzati da un'architettura a 32 bit. Il chip venne utilizzato nella serie HP 3000 presentata verso la fine degli anni 80. Le macchine 930 e 950 comunemente erano conosciute con il nome '''Spectrum''' (spettro), il nome in codice utilizzato durante il loro sviluppo. Le macchine utilizzavano il sistema operativo [[MPE/iX]]. Poco dopo le macchine della serie HP 9000 furono aggiornate con i processori PA-RISC, le macchine utilizzano il sistema operativo [[HP-UX]], una versione del sistema operativo [[UNIX]] di proprietà HP.
Riga 8:
Altri sistemi disponibili per i chip PA-RISC sono [[Linux]], [[OpenBSD]], [[NetBSD]], [[NEXTSTEP]], e una versione di [[Windows NT]] che non fu messo in vendita.
Una caratteristica interessante dei chip PA-RISC è che generalmente questi chip non sono dotati di [[CPU cache|cache]] di secondo livello. Normalmente questi processori sono dotati di un'ampia cache di primo livello (a volte esterna) collegata al processore tramite un bus dedicato. Solo i PA-7100LC, PA-7300LC, PA-8800 e PA-8900 sono dotati di cache di secondo livello. Un'altra innovazione di questa architettura fu l'introduzione di
Il progetto venne aggiornato nel 1996 con la presentazione dell'architettura PA.RISC 2.0, un'architettura totalmente a 64 bit. Il primo processore di questa famiglia fu il PA-8000, un chip dotato di dieci unità funzionali e di [[pipeline dati|pipeline]] aggressive. Un altro cambiamento fu la divisione della cache istruzioni in due cache una per le istruzioni completabili velocemente e la seconda per le istruzioni che richiedevano più tempo. Il PA-8200 venne presentato nel 1997 e si differenziava dal PA-8000 per la presenza di un sistema di [[predizione delle diramazioni]] migliore, per un TLB veloce e per una cache più ampia e rapida.
| |||