SSE4: differenze tra le versioni

'''SSE4''' è il nome deldi nuovoun set d'istruzioni [[Streaming SIMD Extensions]] annunciato da [[Intel]] a [[settembre]] [[2006]] e arrivato poi sul mercato a fine [[2007]]. con i primi processori a [[45 nm]] presentati dalla stessa Intel.

Come i set predecessori, anche con SSE4 saràè possibile ripetere la stessa operazione con più di un elemento di dati, al posto di richiedere che ogni istruzione sia direttamente legata ad un elemento dati, permettendo di ottenere un generale incremento della velocità di elaborazione con applicazioni di tipo multimediale.

Fra le 47 nuove istruzioni si possono citare i sottogruppi "Floating Point Dot Product" (DPPS, DPPD) e i "Floating Point Round" (ROUNDPS, ROUNDSS, ROUNDPD, ROUNDSD), coinvolti nell'ottimizzazione delle scene 2D e 3D. Appare chiaro quindi che uno degli ambiti di utilizzo che dovrebbeè in grado di trarre maggior beneficio da questo nuovo set d'istruzioni dovrebbe essereè quello dei [[videogioco|videogiochi]], insieme a tutti quelli che richiedono un uso massiccio dei calcoli in virgola mobile. Tra le altre novità, si possono citare "Vectorizing compiling", "Media, string and text processing" e "Application targeted accelerators".

Le istruzioni SSE4 dovevano essere implementate da Intel per la prima volta all'interno dei processori [[Core 2 Duo]], [[Conroe]] e [[Merom]], e nella controparte per i server, gli [[Xeon]] DP della serie 51xx, [[Woodcrest]], e inizialmente sembrava che il set dovesse comprendere 16 nuove istruzioni. In realtà questi processori hanno vistovidero solo una revisione delle precedenti [[SSE3]] (chiamata SSSE3) e si è quindi saputo che Intel haaveva deciso di rimandare le SSE4 ai progetti successivi.

I primi processori a incorporare le nuove istruzioni e, più precisamente, il sottoinsieme di 47 istruzioni SSE4.1 sono stati i processori a [[45 nm]] [[Penryn]], [[Wolfdale]] e [[Yorkfield]], appartenenti alla seconda generazione dell'architettura [[Intel Core Microarchitecture]]. l

L'intero set delle istruzioni, indicato come SSE4.2 verràè incorporatoarrivato soloinvece nellanei futuraprocessori appartenenti all'architettura [[Nehalem]], successiva alla Core, e il cui primo esponente è il [[core (Hardware)|core]] [[Bloomfield]].