Synchronous Digital Hierarchy: differenze tra le versioni

:I bit 1 e 2 del byte V5 svolgono la stessa funzione del byte B3 del POH di ''higher order''. Gli errori di tramissionetrasmissione relativi allo specifico circuito associato al VC vengono rilevati mediante il calcolo della parità effettuata su tutti i bit del VC stesso con un algoritmo ''Bit Interleave Parity''. Il risultato del controllo di parità è un valore espresso su due bit (BIP-2) che viene memorizzato nei bit 1 e 2 del byte V5.