SSE2: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
mNessun oggetto della modifica |
mNessun oggetto della modifica |
||
Riga 8:
Altre istruzioni del set SSE2 consentono di effettuare un controllo della [[cache]] per limitare l'occupazione di questa memoria con dati inutili quando vengono elaborate grandi quantità di dati.
I primi processori ad implementare le istruzioni SSE2 sono stati gli
Successivamente questo set è stato esteso per mezzo delle [[SSE3]], conosciute anche con il nome di "Prescott New Instructions", introdotte nei Pentium 4 di ultima generazione con core [[Prescott]] agli inizi del [[2004]].
La conocrrente di Intel, [[AMD]] ha aggiunto il supporto alle SSE2 all'interno dei propri processori solo successivamente, nel [[2003]], attraverso le [[CPU]] [[Opteron]] e [[Athlon_64]] che fanno parte delle prime architetture compatibili con i 64 bit prodotte da AMD. Comunque AMD ha esteso a sua volta il set SSE2 in maniera indipendente da Intel, raddoppiando il numero dei registri XMM e portandoli quindi da 8 a 16 (da XMM0 a XMM15). Tali registri aggiuntivi sono visibili solamente quando il processore funziona in modalità 64 bit, che per AMD prende il nome di [[AMD64]]. Quando Intel è passata anch'essa al supporto dei 64 bit nei suoi processori con architettura a 32 bit (Pentium 4 e [[Intel Xeon|Xeon]]) utilizzando la tecnologia [[EM64T]], ha incrementato il numero dei registri al pari di quanto fatto da AMD. È da ricordare però che mentre l'architettura a 64 bit introdotta da Intel con le EM64T è molto simile a quella AMD64, differisce molto da quella utilizzate da diversi anni nei processori [[Intel Itanium|Itanium]] che sono progettati esclusivamente per i 64 bit e poggiano sull'architettura [[IA-64]].
[[Categoria:Microprocessori]]
| |||