Versione delle 18:21, 6 apr 2007 modifica Avesan (discussione \| contributi) Utenti autoverificati 23 154 modifiche m cambio categoria ← Differenza precedente		Versione delle 11:29, 10 apr 2007 modifica annulla Marcel Bergeret (discussione \| contributi) Utenti autoverificati 27 615 modifiche m cambio categoria e riformulata frase Differenza successiva →
Riga 3: Gli n[[MOS]] sono disposti nella codissetta "rete di pull-down" (PDN) tra l'uscita del circuito logico e la [[tensione]] di ingresso negativa, mentre un [[resistore]] è posizionato tra l'uscita e l'ingresso. Il circuito è disegnato in modo che l'uscita desiderata sia bassa, e quindi la rete PDN sia attiva, creando in tal modo una [[corrente]] tra l'ingresso e l'uscita. AdConsideriamo come esempio~~, in seguito vi è~~ una [[NOR logico\|porta logica NOR]]. Se l'ingresso A è alto ''oppure'' l'ingresso B è alto (livello logico 1), il rispettivo transistore MOS agisce come resistore avente [[resistenza]] bassa tra ingresso e uscita, spingendo l'uscita ad essere bassa (livello logico 0). Quando sia A che B sono alti, entrambi i transistori conducono e creano un percorso a resistenza ancora minore. L'unico caso in cui l'uscita è alta è quando entrambi i transistori sono interdetti, in che accade quando sia A che B sono bassi. Tabella della verità di una porta NOR: Riga 28: [[Categoria:Logica]] [[Categoria:~~Teorie~~Tecnologie ~~dell~~per l'elettronica]] [[Categoria:Transistor]]

Logica NMOS: differenze tra le versioni