Controllore di interruzioni programmabile: differenze tra le versioni

Un '''Controllore di Interruzioni Programmabile''' ('''PIC''', '''Programmable Interrupt Controller''') è un dispositivo hardware che consente di gestire '''[[interrupt|interruzioni]]''' vettorizzate con priorità per conto di un '''[[processore]]''' (detto anche '''[[CPU]]''', vale a dire '''Central Processing Unit''').

Per meglio comprenderne il funzionamento, immaginiamo che il PIC non ci sia e che il processore debba vedersela in prima persona nella gestione delle interruzioni. Quando un dispositivo, che può essere ad esempio un '''[[Hard disk | disco rigido]]''', un '''[[floppy disk]]''', una '''[[porta seriale]]''', una '''[[porta parallela]]''', la '''[[tastiera]]''', il '''[[mouse]]''', ecc., richiede un servizio in '''[[tempo reale]]''', attiva un segnale di interruzione. Il processore, normalmente, ha un solo ingresso per sentire che qualcuno lo sta chiamando in causa ("interrompendolo" nelle sue normali faccende): quindi, tutti i dispositivi (e sono tanti) che vogliono interromperlo, "confluiscono" sull'unico ingresso che il processore mette a disposizione per sentire le interruzioni. Una volta interrotto, il processore deve andare in giro a chiedere chi, tra i tanti dispositivi, ha attivato l'interruzione. Ciò, ovviamente, gli fa perdere tempo soprattutto se, come detto, i candidati possono essere tanti. A peggiorare la situazione, può inoltre succedere che più di un dispositivo, contemporaneamente, richieda l'interruzione: in tal caso il processore deve prevedere un meccanismo di priorità per determinare quale tra più interruzioni pendenti deve servire per primo.

Il PIC si frappone tra tutti i dispositivi che richiedono l'interruzione e il processore: si prende quindi carico di sentire se ci sono dispositivi che stanno interrompendo e se ce n'è più di uno adotta un meccanismo di priorità prefissato per scegliere quello più prioritario. A questo punto, il PIC attiva l'unica linea di interruzione del processore, dandogli anche il "vettore" dell'interruzione, dal quale si ottiene, grazie ad una tabella, l'indirizzo del programma ('''[[Interrupt Service Routine|ISR]]''', ovvero '''[[Interrupt Service Routine]]''') che il processore stesso dovrà eseguire per soddisfare la richiesta del dispositivo più prioritario. Come si vede, il processore non dovrà più preoccuparsi di andare in giro e stabilire quale interruzione dovrà servire per primo: l'unica cosa che dovrà fare sarà quella di eseguire il programma di interruzione (ISR) che gli verrà indicato dal PIC.

Il PIC prevede un certo numero di '''[[piedino (elettronica)|piedini]]''' (pin) di ingresso (ad esempio IRQ0, IRQ1,...,IRQ7), ognuno dei quali "sente" un determinato dispositivo che vuole interrompere. Se più di un pin viene attivato contemporaneamente, scatta un meccanismo di priorità che può essere di vario tipo: si può ad esempio avere quello con '''priorità fisse''' (IRQ0 è più prioritario di IRQ1, che a sua volta è più prioritario di IRQ2, che a sua volta è più prioritario di IRQ3 e così via fino a IRQ7), oppure quello con '''priorità a rotazione''' (se è stato appena servito IRQ4, allora IRQ5 diventa il più prioritario seguito nell'ordine da IRQ6, IRQ7, IRQ0, ... fino a IRQ4 che è diventato il meno prioritario in quanto il processore lo ha appena finito di servire e quindi deve lasciare spazio agli altri).

I PIC presentano di solito un insieme di '''[[registro (informatica) | registri]]''' comuni: l'Interrupt Request Register (IRR), l'In-Service Register (ISR), l'Interrupt Mask Register (IMR). Il registro di richiesta delle interruzioni, IRR, specifica quali interruzioni sono state attivate dai dispositivi interrompenti: è un registro simbolico non accessibile direttamente ai programmatori. Il registro dell'interruzione attualmente in servizio, ISR, specifica quale interruzione il processore sta attualmente servendo, eseguendone la relativa ISR, ma che non si è ancora conclusa. Il registro di maschera delle interruzioni, IMR, specifica quali interruzioni devono essere ignorate.

Molti dispositivi possono '''condividere''' una linea di interruzione sul livello se sono opportunamente progettati. La linea deve avere un '''[[resistore]]''' di pull-down o di pull-up così da tenere il segnale, in condizioni di riposo, rispettivamente basso oppure alto (stato quindi non attivo, ossia di non richiesta di interruzione). Quando uno o anche più dispositivi vogliono interrompere, attivano la linea, ossia la portano al livello alto oppure basso e la mantengono così, come già detto, '''per tutto il tempo''', fino a quando viene detto al dispositivo interrompente che la sua ISR è stata eseguita e che quindi può smettere di tenere attiva la linea.

La versione originaria del bus '''[[PCI]]''' prevede le interruzioni sul livello: le versioni più recenti consentono anche l'uso di messaggi di interruzione, diventati l'unica modalità consentita nel '''[[PCI Express]]'''.

Le prime versioni del bus '''[[Industry Standard Architecture|ISA]]''' prevedevano le interruzioni sul fronte, ma non richiedevano che le linee dovessero essere condivise. Le schede ISA montano, comunque, resistori di pull-up sulle linee di interruzione per consentirne la condivisione.

Uno dei PIC più conosciuti, l''''[[Intel 8259]]''', era, nei tempi andati, incluso nei PC '''[[x86]]'''. Oggi, non è più un dispositivo a sé: la sua funzione è stata inclusa all'interno del chipset '''[[Southbridge]]''' della '''[[Motherboard | scheda madre]]'''. In altri casi, il PIC è stato completamente sostituito dai più nuovi '''[[Controllore Avanzato di Interruzioni Programmabile|Controllori Avanzati di Interruzioni Programmabili]]''', che supportano più interruzioni e prevedono meccanismi di priorità più flessibili.

Maggiori informazioni sul PIC 8259 dell'Intel possono essere trovate in ''IA-32 Intel® Architecture Software Developer’s Manual, Volume 3A: System Programming Guide, Part 1'', liberamente disponibili sul sito della '''[[Intel]]'''.