Plesiochronous Digital Hierarchy: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Riga 4:
==Implementazione==
Il sistema PDH è caratterizzato da una [[multiplazione]] a [[Time Division Multiplexing|divisione di tempo]] e interpolazione di [[bit (informatica)|bit]] (''bit interleaving''): il flusso multiplato viene cioè costruito prendendo un bit alla volta da ciascun segnale tributario in ingresso
In un sistema plesiocrono, dato che ciascuno dei tributari da multiplare funziona a un proprio tasso effettivo, simile ma scorrelato da quello degli altri tributari, è necessario un meccanismo di compensazione. In fase di trasmissione, quindi, il multiplatore inserisce degli slot aggiuntivi per compensare l'anticipo o il ritardo di un bit rispetto alla frequenza nominale di multiplazione, in modo da rendere possibile la decodifica in fase di ricezione. Tali slot vengono chiamati bit di giustificazione (''justification'') o di riempimento (''stuffing'').
| |||