Logica NMOS: differenze tra le versioni

 

Gli n[[MOS]] sono disposti nella cosiddetta "rete di pull-down" (PDN) tra l'uscita del circuito logico e la [[tensione elettrica|tensione]] di ingresso negativa, mentre un [[resistore]] è posizionato tra l'uscita e la [[tensione elettrica|tensione]] di ingresso positiva. Il circuito è disegnato in modo che l'uscita desiderata sia bassa, e quindi la rete PDN sia attiva, creando in tal modo una [[corrente elettrica|corrente]] tra l'ingresso e l'uscita.

Consideriamo come esempio una [[NOR logico|porta logica NOR]]. Se l'ingresso A è alto ''oppure'' l'ingresso B è alto (livello logico 1), il rispettivo transistore MOS agisce come resistore avente [[resistenza elettrica|resistenza]] bassa tra ingresso e uscita, spingendo l'uscita ad essere bassa (livello logico 0). Quando sia A che B sono alti, entrambi i transistori conducono e creano un percorso a resistenza ancora minore. L'unico caso in cui l'uscita è alta è quando entrambi i transistori sono interdetti, in che accade quando sia A che B sono bassi.