Latch: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m a capo in eccesso |
m Bot: precedenza a {{nota disambigua}} e modifiche minori |
||
Riga 1:
{{U|Flip-flop|informatica|ottobre 2013}}▼
{{nota disambigua|il singolo del Disclosure|Latch (singolo)}}
▲{{U|Flip-flop|informatica|ottobre 2013}}
In [[elettronica digitale]], il '''latch''' (letteralmente "serratura", "chiavistello") è un [[circuito elettrico|circuito]] [[elettronica|elettronico]] bistabile, caratterizzato quindi da almeno due stati stabili, in grado di memorizzare un bit di informazione nei sistemi a logica sequenziale asincrona. Il latch modifica lo stato logico dell'uscita al variare del segnale di ingresso, mentre il [[flip-flop]], basato sulla struttura del latch, cambia lo stato logico dell'uscita solamente quando il segnale di clock è nel semiperiodo attivo.<ref>{{cita libro|Paolo| Spirito| Elettronica digitale| 2006 | McGraw-Hill Libri Italia sr.| Milano |isbn=978-88-386-6323-9}}</ref><br>
Il latch costituisce l'elemento base di tutti i circuiti sequenziali ma trova anche delle applicazioni come elemento singolo, ad esempio per eliminare i rimbalzi dei componenti elettromeccanici come pulsanti, [[interruttore|interruttori]] e commutatori.
Riga 7:
== Latch SR ==
[[
[[
Il latch più semplice (che permette di forzare uno stato dall'esterno) è il ''latch SR'', dove S ed R stanno per ''Set'' (imposta) e ''Reset'' (reimposta). Questo tipo di latch è composto da due porte NAND ( NOT [[Algebra di Boole#AND|AND]]) o da due porte [[Algebra di Boole#NOR|NOR]] (Not [[Algebra di Boole#OR|OR]]) con collegamenti incrociati, ottenendo rispettivamente la versione ''attiva bassa'' e la versione ''attiva alta'', Il bit immagazzinato è portato all'uscita <math>Q</math> e il suo complemento all'uscita <math>\bar Q</math>.
Riga 56:
E D | <math>Q</math> <math>\bar Q</math>
------+-----------
1 0 | 0 1
1 1 | 1 0
0 - | <math>Q</math> <math>\bar Q</math>
| |||