Pipeline (CPU): differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica Etichette: Inserimento di parole incomprensibili Sequenze di caratteri ripetuti da parte di un nuovo utente o IP Modifica visuale |
Nessun oggetto della modifica |
||
Riga 9:
# '''MEM''' (''Memory''): Attivazione della memoria (solo per certe istruzioni);
# '''WB''' (''Write Back''): Scrittura del risultato nel registro opportuno;
Praticamente ogni CPU in commercio è gestita da un [[clock]] centrale e ogni operazione elementare richiede almeno un ciclo di clock per poter essere eseguita. Le prime CPU erano formate da un'unità polifunzionale che svolgeva in rigida sequenza tutti e cinque i passaggi legati all'elaborazione delle istruzioni. Una CPU classica richiedeva quindi almeno cinque cicli di clock per eseguire una singola istruzione.
Con il progresso della tecnologia si è potuto integrare un numero maggiore di [[transistor]] in un microprocessore e quindi si sono potute [[calcolo parallelo|parallelizzare]] alcune operazioni riducendo i tempi di esecuzione. La pipeline dati rappresenta la massima parallelizzazione del lavoro di un microprocessore.
| |||