Ha un ingresso per il dato, un ingresso di sincronizzazionesocansincronizzazione ([[clock]]) e un'uscita. In corrispondenza del comando di [[clock]], trasferisce l'ingresso in uscita e ve lo mantiene fin quando non cambia il suddetto ingresso .<!-- Se E=1, il latch è in trasparenza, cioè l'uscita Q insegue l'ingresso, vale a dire Q=D. ▼I '''flip-flop''' (o ''bistabili'') sono [[circuito elettronico|circuiti elettronici]] [[circuito sequenziale|sequenziali]] molto semplici, utilizzati nell'[[elettronica digitale]] come dispositivi di [[Memoria (informatica)|memoria]] elementare. Il nome Flip-Flop deriva dal rumore che facevano i primi circuiti di questo tipo, costruiti con ''[[relè]]'' che permettevano il cambiamento di stato.
Possono essere utilizzati anche come [[circuito anti-rimbalzo]] per i contatti di un pulsante, un interruttore o un relè, indispensabili per esempio nelle funzioni di START e STOP nei cronometri digitali: infatti, la chiusura dei contatti elettrici può non avvenire in modo definitivo, ma dopo una serie di rimbalzi, i quali generano altrettanti impulsi, che, interpretati erroneamente dal circuito logico, porterebbero ad errori di funzionamento. L'uso di un flip flop, di solito SR, il quale commuta la sua uscita al primo impulso e ignora i successivi, risolve il problema. Le [[tabella della verità|tabelle di verità]] possono essere ricavate dalle [[Equazione|equazioni]] caratteristiche.
Esistono diversi tipi: S-R, J-K, T, D-latch, D-Edge-Triggered.
==Flip-flop SR ==
[[File:Transistor Bistable interactive animated EN.svg|thumb|''R1, R2'' = 1 kΩ, ''R3, R4'' = 10 kΩ]]
[[File:Flipflop SR0.svg|upright=0.5|thumb|Simbolo circuitale tradizionale del flip-flop SR]]
È il flip-flop più semplice dal punto di vista circuitale e fu anche il primo ad essere realizzato. La versione attiva alta ha due ingressi s (''Set'') e r (''Reset'', detto anche ''Clear'') e due uscite q e q_ (q complementato). È una rete sequenziale asincrona che si evolve in accordo alle seguenti specifiche: quando lo stato d'ingresso è s=0 e r=1 il flip-flop si resetta, cioè porta a 0 il valore della variabile d'uscita q e a 1 la variabile d'uscita q_; quando lo stato d'ingresso è s=1 e r=0 il flip-flop si setta cioè porta a 1 il valore della variabile d'uscita q e a 0 la variabile d'uscita q_; quando lo stato d'ingresso è s=0 e r=0 il flip-flop conserva, cioè mantiene inalterato il valore di entrambe le variabili d'uscita. La combinazione s=1 ed r=1 non viene utilizzata in quanto instabile (il risultato dipende infatti da quale delle porte che compongono il circuito interno del flip flop viene commutata prima).
Quando entrambi i valori R e S sono bassi, il flip-flop si trova nello stato neutro e mantiene il valore delle uscite, in questo caso si dice che "fa memoria" (mantiene cioè in uscita il dato precedente memorizzato). Quando invece entrambi gli ingressi hanno valore 1, si ha una condizione logicamente non definita. Elettronicamente, con gli ingressi S e R contemporaneamente a 1, il circuito del flip-flop SR si trasforma in un [[oscillatore]] [[Multivibratore#Astabili|astabile]] la cui [[frequenza]] dipende dal ritardo di trasmissione delle porte logiche componenti; le uscite del flip-flop SR emettono allora due [[Onda quadra|onde quadre]] di pari frequenza e sfasate di 180°. Questa "perdita di senso logico" che è possibile nei flip-flop SR è il motivo principale per cui, di norma, si impiegano flip-flop JK o D nei circuiti digitali.
Tabella di verità (Q+ e Qn+ (uscita negata) indicano gli stati futuri della memoria all'istante t+1 in base agli ingressi all'istante t):
{| border=1
! S!! R !! Q+!! Qn+!!Descrizione
|-
| 0|| 0|| Nc|| Nc||Nessuna Commutazione (LATCH)
|-
| 1|| 0|| 1|| 0|| Set
|-
| 0|| 1|| 0|| 1|| Reset
|-
| 1|| 1|| -|| -||Combinazione non valida
|}
==Flip-flop JK==
[[Immagine:flipflopjk.svg|thumb|Simbolo circuitale ([[Organizzazione Internazionale per le Standardizzazioni|ISO]]) per flip-flop di tipo JK, dove > è l'ingresso del clock, J e K sono gli ingressi dei dati, Q è l'uscita del dato memorizzato, e Q' è l'inverso di Q.]]
È caratterizzato da due ingressi, due uscite complementari e un ingresso di sincronizzazione.
Ha funzioni di memoria, reset, set. A differenza dei Flip-flop SR non ha stati proibiti, ovvero le due entrate possono assumere qualsiasi valore (0-0,0-1,1-0,1-1).
Equazione caratteristica:
Q+ = KnQ + JQn
Tabella di verità
{| border=1
! J!! K !! Q+!! Qn+!!
Descrizione
|-
| 0|| 0|| Q|| Qn|| Memoria (nessun cambiamento)
|-
| 0|| 1|| 0|| 1|| Reset
|-
| 1|| 0|| 1|| 0|| Set
|-
| 1|| 1|| Qn || Q || Toggle (complemento)
|-
|}
Quindi, quando J e K valgono entrambi 1, le uscite vengono complementate scambiate (ossia se erano 1 diventano 0 e viceversa), trasformandosi in un flip-flop T; quando valgono zero, vengono mantenute in memoria.
== Flip-flop T (toggle) ==
[[File:Flipflopt.png|left|thumb|Simbolo circuitale per flip-flop di tipo T, dove > è l'ingresso del clock, T è l'ingresso ''toggle'' e Q è l'uscita del dato memorizzato.]]
[[File:T-Type Flip-flop.svg|upright=0.7|thumb|Altro simbolo circuitale (ISO) del flip-flop T con uscita Q ed uscita complementata]]
Ha un ingresso, due uscite complementari e un ingresso di sincronizzazione. Ha funzioni di memoria e [[toggle]], che consiste nella negazione del valore precedentemente memorizzato. Può venir realizzato con un flip-flop JK, con i due ingressi J e K collegati assieme e formanti quindi l'ingresso T.
Equazione caratteristica:
Q+ = TnQ + TQn = T <big><big>[[disgiunzione esclusiva|⊕]]</big></big> Q
Proprietà: Se T=1 l'uscita Q ha frequenza dimezzata rispetto al clock.
Applicazioni: È il componente base dei [[contatore|contatori]], infatti collegando a cascata vari flip-flop T ad ogni uscita si ottiene un clock dimezzato rispetto al clock precedente.
Tabella di verità:
{| border=1
! T!! Q+!!Descrizione
|-
| 0|| Q|| Memoria (nessun cambiamento)
|-
| 1|| Qn|| Toggle (complemento)
|}
== Flip-flop D (delay) ==
[[File:Flipflopd.png|thumb|Simbolo circuitale (ISO) per flip-flop di tipo D, dove > è l'ingresso del clock, D è l'ingresso del dato e Q è l'uscita del dato memorizzato.]]
▲Ha un ingresso per il dato, un ingresso di sincronizzazione ([[clock]]) e un'uscita. In corrispondenza del comando di [[clock]], trasferisce l'ingresso in uscita e ve lo mantiene fin quando non cambia il suddetto ingresso.
<!-- Se E=1, il latch è in trasparenza, cioè l'uscita Q insegue l'ingresso, vale a dire Q=D.
Se E=0, il latch è in conservazione, ossia Q mantiene l'ultimo valore campionato. È POSSIBILE MA MANCA UN'IMMAGINE CHE FACCIA RIFERIMENTO A QUESTO TIPO DI FLIP-FLOP -->
| 