SERDES (SERializer/DESerializer) è un' interfaccia elettrica costituita da due di blocchi funzionali utilizzati in sistemi di comunicazione ad alta velocità con un numero limitato di input/output. I suddetti blocchi convertono i dati da seriali a paralleli e viceversa in ambedue le direzioni. Il termine SERDES à genericamente utilizzato in un gran numero di tecnologie e applicazioni, anche se tipicamente il mondo a cui ci si riferisce è quello delle telecomunicazioni.

Funzionalità

modifica

Le funzionalità base di una interfaccia SERDES sono espletate da due blocchi funzionali:

  1. Convertitore Parallelo-Seriale (PISO)
  2. Convertitore Seriale-Parallelo (SIPO)

Inoltre esistono quattro tipi di architettura SERDES:

  1. Parallel clock SerDes
  2. Embedded clock SerDes
  3. 8b/10b SerDes
  4. Bit interleaved SerDes.

Il blocco PISO (Parallel Input, Serial Output) tipicamente è composto da in clock di ingresso, una serie di linee di input e del latch in uscita. Può, inoltre, utilizzare un PLL (Phase-locked loop) per moltiplicare il clock entrante fino al di sopra della frequenza della trasmissione seriale. Nella sua forma più elementare il PISO è comosto da un registro a scorrimento (Shift register) che riceve i dati in ingresso sincronizzati con il clock e li trasmette a scorrimento verso l'uscita alla velocità definita dal clock seriale. Alcune implementazioni possono avvalersi di un registro a doppia bufferizzazione.

Questa è una prova.

Riferimenti

modifica

Collegamenti esterni

modifica