SSE4: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
f |
m WikiCleaner 0.99 - |
||
Riga 19:
== Processori con SSE4 ==
Le istruzioni SSE4 dovevano essere implementate da Intel per la prima volta all'interno dei processori [[Core 2 Duo]], [[Conroe (microprocessore)|Conroe]] e [[Merom (microprocessore)|Merom]], e nella controparte per i server, gli [[Xeon]] DP della serie 51xx, [[Woodcrest (hardware)|Woodcrest]], e inizialmente sembrava che il set dovesse comprendere 16 nuove istruzioni. In realtà questi processori videro solo una revisione delle precedenti [[SSE3]] (chiamata SSSE3) e si è quindi saputo che Intel aveva deciso di rimandare le SSE4 ai progetti successivi.
I primi processori a incorporare le nuove istruzioni e, più precisamente, il sottoinsieme di 47 istruzioni SSE4.1 sono stati i processori a [[45 nm]] [[Penryn (computer)|Penryn]], [[Wolfdale]] e [[Yorkfield]], appartenenti alla seconda generazione dell'architettura [[Intel Core Microarchitecture]].
L'intero set delle istruzioni, indicato come SSE4.2 è arrivato invece nei processori appartenenti all'architettura [[Nehalem (hardware)|Nehalem]], successiva alla Core, e il cui primo esponente è il [[core (Hardware)|core]] [[Bloomfield (microprocessore)|Bloomfield]].
== SSE4 e Tejas New Instructions: qualche attinenza? ==
| |||