Versione delle 17:55, 26 ott 2006 modifica Lulo (discussione \| contributi) Utenti autoverificati 62 568 modifiche m +cat ← Differenza precedente		Versione delle 18:21, 26 ott 2006 modifica annulla 151.20.4.251 (discussione) Nessun oggetto della modifica Differenza successiva →
Riga 2: La '''Logica NMOS''' utilizza i [[MOSFET\|transistori a effetto di campo metallo-ossido-semiconduttore (MOSFET)]] per implementare circuiti logici e altri [[circuito digitale\|circuiti digitali]]. I [[transistor]]i NMOS hanno tre modi di operare: in zona di interdizione, in zona di [[triodo]] e in zona di saturazione. I [[MOSFET]] NMOS sono disposti nella codissetta "rete di pull-down" (PDN) tra l'uscita del circuito logico e la [[tensione]] di ingresso negativa, mentre un [[resistore]] è posizionato tra l'uscita e l'ingresso. Il circuito è disegnato in modo che l'uscita desiderata sia bassa, e quindi la rete PDN sia attiva, creando in tal modo una [[corrente]] tra l'ingresso e l'uscita. Ad esempio, in seguito vi è una [[NOR logico\|porta logica NOR]]. Se l'ingresso A è alto ''oppure'' l'ingresso B è alto (livello logico 1), il rispettivo transistore MOS agisce come resistore avente [[resistenza]] bassa tra ingresso e uscita, spingendo l'uscita ad essere bassa (livello logico 0). Quando sia A che B sono alti, entrambi i transistori conducono e creano un percorso a resistenza ancora minore. L'unico caso in cui l'uscita è alta è quando entrambi i transistori sono interdetti, in che accade quando sia A che B sono bassi. The n-type MOSFETs are arranged in a so-called "pull-down network" (PDN) between the logic gate output and negative supply voltage, while a resistor is placed between the logic gate output and the positive supply voltage. The circuit is designed such that if the desired output is low, then the PDN will be active, creating a current path between the negative supply and the output. Tabella della verità di una porta NOR: ~~[[Image:nMOS_NOR_WITH_RESISTIVE_LOAD.PNG\|right\|200px]]~~ As an example, here is a [[Logical_nor\|NOR]] gate in nMOS logic. If either input A or input B is high (logic 1, = True), the respective MOS transistor acts as a very low resistance between the output and the negative supply, forcing the output to be low (logic 0, = False). When both A and B are high, both transistors are conductive, creating an even lower resistance path to ground. The only case where the output is high is when both transistors are off, which occurs only when both A and B are low, thus satisfying the truth table of a NOR gate: {\| class="wikitable"

Logica NMOS: differenze tra le versioni