Versione delle 20:05, 10 ago 2014 modifica 79.2.76.225 (discussione) errore di battitura Etichetta: Modifica visuale ← Differenza precedente		Versione delle 09:44, 19 ago 2015 modifica annulla Bradipo Lento (discussione \| contributi) Amministratori 75 731 modifiche m fix incipit Differenza successiva →
Riga 1: {{F\|elettronica\|settembre 2012}} [[File:NMOS NOR WITH RESISTIVE LOAD.PNG\|thumb\|Struttura interna di un [[MOSFET]] di tipo N.]] La '''~~Logica~~logica NMOS''' utilizza [[MOSFET\|transistori a effetto di campo metallo-ossido-semiconduttore (MOSFET)]] con [[semiconduttore\|drogaggio di tipo N]] per implementare circuiti logici e altri [[circuito digitale\|circuiti digitali]]. I [[transistor]]i NMOS hanno tre modi di operare: in zona di interdizione, in zona di [[triodo]] e in zona di saturazione. Gli nMOS sono disposti nella cosiddetta "rete di pull-down" (PDN) tra l'uscita del circuito logico e la [[tensione elettrica\|tensione]] di ingresso negativa, mentre un [[resistore]] è posizionato tra l'uscita e la [[tensione elettrica\|tensione]] di ingresso positiva. Il circuito è disegnato in modo che l'uscita desiderata sia bassa, e quindi la rete PDN sia attiva, creando in tal modo una [[corrente elettrica\|corrente]] tra l'ingresso e l'uscita.

Logica NMOS: differenze tra le versioni